PAT-NO:

JP410270741A

DOCUMENT-IDENTIFIER: JP 10270741 A

TITLE:

SEMICONDUCTOR PHOTORECEPTOR

PUBN-DATE:

October 9, 1998

INVENTOR-INFORMATION:

NAME

OKUBO, NORIO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

FURUKAWA ELECTRIC CO LTD:THE

N/A

APPL-NO:

JP09077207

APPL-DATE: March 28, 1997

INT-CL (IPC): H01L031/10

ABSTRACT:

PROBLEM TO BE SOLVED: To provide a semiconductor photoreceptor operating at a high speed over a wide frequency band.

SOLUTION: A semiconductor photoreceptor 10 with a light incidence plane has

a semi-insulating substrate 12. InP buffer layer 14 with 0.5 μm film thickness, n-InP electrode contact layer 16 with 0.5 μm film thickness, i-InP carrier transition layer 18 with 0.3 μm film thickness, i-InGaAs light

absorption layer 20 with 0.3 μm film thickness, and n-InP cap layer 22 with

 $0.2\ \μm$ film thickness which form a semiconductor structure laminated in this

order on the substrate 12. The cap, light absorption, carrier transition and electrode contact layers of the foregoing layers are processed to constitute a

mesa structure. On the cap and electrode contact layers 22, 16, p- and n-side

electrodes 24, 26 are formed respectively. Further, on the region of the mesa

structure and on the region of the surface of the electrode contact layer 16 wherefrom the electrode 26 is excluded, a silicon nitride film 28 is formed. The portion present inside the p-side electrode 24 is a circular light reception plane 30 with an antireflection film.

COPYRIGHT: (C)1998,JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平10-270741

(43)公開日 平成10年(1998)10月9日

(51) Int.CL*

H01L 31/10

識別配号

ΡI

H01L 31/10

Δ

審査請求 未請求 請求項の数3 OL (全 5 頁)

(21)出顧番号

(22)出顧日

特願平9-77207

平成9年(1997) 3月28日

(71)出願人 000005290

古河電気工業株式会社

東京都千代田区丸の内2丁目6番1号

(72)発明者 大久保 典雄

東京都千代田区丸の内2丁目6番1号 古

河電気工業株式会社内


(74)代理人 弁理士 稲垣 清 (外2名)

(54) 【発明の名称】 半導体受光素子

(57)【要約】

【課題】 広帯域にわたり高速で動作する半導体受光素 子を提供する。

【解決手段】 本半導体受光素子10は、面入射型の受光素子であって、半絶縁性InPの基板12と、基板上に順次形成された、層厚0.5μmのInPバッファ層14、層厚0.5μmのn-InP等をコンタクト層16、層厚0.3μmのi-InPキャリア走行層18、層厚0.3μmのi-InPキャリア走行層18、層厚0.2μmのn-InPキャップ層22の半導体積層構造を備えている。半導体積層構造のうち、キャップ層、光吸収層、キャリア走行層及び電極コンタクト層の上部層は、メサ構造に加工されている。キャップ層上にはn側電極24、及び電極コンタクト層上にはn側電極26が形成され、更に、メサ構造及び電極コンタクト層の面の電極を除く領域には、シリコン窒化膜28が成膜されている。p側電極の内側は、反射防止膜を備えた円形受光面30となっている。



- 10 安施例1 の受光素子
- 12 半耙線性 12 基板
- 14 展序0.5 μm の hP パッファ県
- 16 層厚 Q5 μm Φ n-lnP 電径コンタクト層
- 18 展序 0.3 µm の i inP 中 + リア走行圏
- 20 **加原 0.3 μm Φ i—InGaAs 光度**较度
- 22 編厚 0.2 μm の nーlnP キャップ層
- 24 p 街電極
- 28 n 創電機
- 28 シリコン変化業
- 30 円形受先面

【特許請求の範囲】

【請求項1】 少なくとも、光吸収層と、n側電極に電 気的に接触する半導体電極接触層とを有する半導体積層 構造を備えた半導体受光素子において、

受光する光のエネルギーより広いバンドギャップを有 し、キャリア濃度が光吸収層とほぼ同じ半導体層が、キ ャリア走行層として、光吸収層と半導体電極接触層との 間で光吸収層上に接して設けられていることを特徴とす る半導体受光素子。

なる半導体層の積層構造により構成され、正孔の走行を 速める内蔵電界が光吸収層内に形成されるように、キャ リア走行層に近い層ほどバンドギャップが大きくなって いることを特徴とする請求項1に記載の半導体受光素 子。

【請求項3】 光吸収層が、キャリア濃度の相互に異な る半導体層の積層構造により構成され、正孔の走行を速 める内蔵電界が光吸収層内に形成されるように、キャリ ア走行層に近い層ほどキャリア濃度が高くなっているこ とを特徴とする請求項1に記載の半導体受光素子。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体受光素子に 関し、更に詳細には、広帯域にわたり高速動作性に優れ た半導体受光素子に関するものである。

[0002]

【従来の技術】発光素子により電気信号を光信号に変換 し、光ファイバーを経由して受光素子により光信号を受 光し、かつ受光した光信号を電気信号に変換する光通信 システムでは、高速で高効率な動作特性が発光素子及び 30 受光素子に要求されている。特に、将来の高速大容量光 通信システムでは、広帯域にわたり高速動作性に優れた 半導体受光素子 (Photo Diode) が必要不可欠である。 [0003]

【発明が解決しようとする課題】ところで、pin型半 導体受光素子では、面入射型及び導波路型のいずれの受 光素子でも、応答速度はキャリアが空乏層を走行する走 行時間の長短に依存し、周波数特性は受光素子のCR時 定数の大小に依存している。即ち、走行時間が短い程、 受光素子の応答速度が速くなり、また、CR時定数が小 40 さい程、受光素子の周波数帯域が広くなる。しかし、応 答速度を高めるために、空乏層を薄くして、キャリア走 行時間を短くしようとすると、薄くなった空乏層のため に接合容量が増大して、CR時定数が大きくなり、トレ ードオフの形で受光素子の帯域が制限される。従って、 従来、広帯域にわたり高速動作性に優れた受光素子を実 現することは難しかった。

【0004】そこで、本発明の目的は、広帯域にわたり 高速で動作する半導体受光素子を提供することである。 [0005]

【課題を解決するための手段】上述のように、単に空乏 層を薄くしてキャリア走行遅延を回避しようとすると、 トレードオフの形で受光素子の帯域が制限される。そこ で、本発明者は、正孔のドリフト速度が電子のドリフト 速度より一桁程度低く、それがキャリア走行遅延の要因 になっていることに着目した。そして、単に、正孔走行 時間を短縮するだけであれば、光吸収層を薄くすれば良 いが、CR時定数の増大や受光感度の低下を引き起こす 等の問題が多いので、光信号の吸収領域とキャリア走行 【請求項2】 光吸収層が、バンドギャップの相互に異 10 領域とを分離し、光信号の吸収領域として、バンドギャ ップが受光する光のエネルギーより小さな光吸収層を設 け、キャリア走行領域として、光吸収層上にそれと接 し、バンドギャップが受光する光のエネルギーより大き く、単に光吸収層からの電子を走行させるキャリア走行 層とを設けることにした。そして、光吸収層の層厚を従 来の光吸収層より薄くし、光吸収層とキャリア走行層と の層厚の和が従来の光吸収層の層厚より厚くなるように した。これにより、接合容量は光吸収層とキャリア走行 層の厚さの和により規定されて小さくなるので、CR時 20 定数は小さくなる。一方、次に説明するように、キャリ ア走行遅延は生じない。それは、ドリフト速度の速い電 子が光吸収層及びキャリア走行層を走行し、ドリフト速 度の遅い正孔は薄い光吸収層のみを走行するからであ る。このようにして、CR時定数を小さく維持しつつキ ャリア走行遅延時間を短くすることができ、キャリア走 行遅延とCR時定数とのトレードオフを満足させること ができる。

> 【0006】得た上述の知見に基づいて、上記目的を達 成するために、本発明に係る半導体受光素子は、少なく とも、光吸収層と、n 側電極に電気的に接触する半導体 電極接触層とを有する半導体積層構造を備えた半導体受 光素子において、受光する光のエネルギーより広いバン ドギャップを有し、キャリア濃度が光吸収層とほぼ同じ 半導体層が、キャリア走行層として、光吸収層と半導体 電極接触層との間で光吸収層上に接して設けられている ことを特徴としている。本発明では、受光する光のエネ ルギーよりバンドギャップが大きく、かつ電子のドリフ ト速度が大きい材料により、キャリア走行層を形成す る。

【0007】好適には、光吸収層が、バンドギャップの 相互に異なる半導体層の積層構造により構成され、正孔 の走行を速める内蔵電界が光吸収層内に形成されるよう に、キャリア走行層に近い層ほどバンドギャップが大き くなっているようにする。また、光吸収層が、キャリア 濃度の相互に異なる半導体層の積層構造により構成さ れ、正孔の走行を速める内蔵電界が光吸収層内に形成さ れるように、キャリア走行層に近い層ほどキャリア濃度 が高くなっているようにする。これにより、応答速度が 速くなり、周波数帯域が広くなる。更には、好適には、 50 勾配の付いた (グレーデッド化された) バンドギャップ

3

又はキャリア濃度を有するように、光吸収層を構成する 積層構造を形成する。

[0008]

【発明の実施の形態】通常、光通信に用いられている波 長1. 3 μm、又は1. 55 μmの光を吸収させる場合 には、好ましくは、光吸収層にはInGaAs、InG aAlAs、またはInGaAsPを使用し、キャリア 走行層には In Pを使用する。光吸収層をグレーデッド バンドギャップ化する際には、ホールに対して内蔵電界 ドギャップが小さくなるようにする。また、キャリア濃 度勾配に付けて、光吸収層に内蔵電界を形成するために は、キャリア走行層から離れるに従いn型の光吸収層で 有ればキャリア濃度が減少すうようにすれば良いし、p 型の光吸収層で有ればキャリア濃度が増加するようにす ればよい。または、キャリア走行層から離れるにつれ て、n型からp型へと導電型が変更するようにしても良 い。以下に、添付図面を参照し、実施例を挙げて、本発 明の実施の形態を具体的かつ詳細に説明する。

[0009]

【実施例】

実施例1

本実施例は、本発明に係る半導体受光素子の基本的な構 成を有する実施例であって、図1は実施例1の半導体受 光素子の層構造を示す模式的断面図である。本実施例の 半導体受光素子(以下、簡単に受光素子と言う)10 は、面入射型の受光素子であって、図1に示すように、 半絶縁性 I n P の基板 1 2 と、エピタキシャル結晶成長 法により基板12上に、順次、形成された、層厚0.5 n P電極コンタクト層16、層厚0.3μmのi-In Pキャリア走行層18、層厚0. 3μm のi – In Ga As光吸収層20及び層厚0.2μ■のn-InPキャ ップ層22の半導体積層構造を備えている。

【0010】各半導体層のバンドギャップ及びキャリア 濃度は、以下の通りである。

:バンドギャップ/1.35eV バッファ層14 キャリア濃度/1×10¹⁷cm-3

電極コンタクト層16: バンドギャップ/1. 35eV キャリア濃度/1×10¹⁹cm -3

キャリア走行層18 :バンドギャップ/1.35eV 光吸収層20 :バンドギャップ/0.74eV キャップ層22 :バンドギャップ/1.35eV キャリア濃度/1×10¹⁹cm -3

【0011】半導体積層構造のうち、キャップ層22、 光吸収層20、キャリア走行層18及び電極コンタクト 層16の上部層は、メサ構造に加工されている。 メサ構 造の最上層を成すキャップ層22上にp側電極24、及 び電極コンタクト層16上にはn側電極26が形成さ

極を除く領域には、保護層及び反射防止膜としてシリコ ン窒化膜28が成膜されている。p側電極24の内側 は、反射防止膜28を備えた直径20μ■の円形受光面 30となっている。

【0012】以下に、実施例1の受光素子10の作製方 法の概略を説明する。 先ず、 基板 12上に、 順次、 バッ ファ層14、電極コンタクト層16、キャリア走行層1 8、光吸収層20及びキャップ層22をエピタキシャル 結晶成長する。次いで、既知のリソグラフィ技術を用い が生じるように、キャリア走行層から離れるに従いバン 10 てエッチングマスクをパターニングし、得たエッチング マスクをマスクにして、エッチング液によるウェットエ ッチングを施して、キャップ層22、光吸収層20、及 びキャリア走行層18の上部層をエッチングして、面入 射型受光素子のメサ構造を形成する。次いで、保護膜2 8、電極24、26等を形成し、面入射型の受光素子1 0を完成する。

【0013】実施例2

本実施例は請求項2に記載の本発明に係る半導体受光素 子の実施例であって、図2は実施例2の受光素子の層構 20 造の要部を模式的に示している。本実施例の受光素子4 0は、その光吸収層20が、実施例1のi-InGaA sのバルク層に代えて、正孔に対して内蔵電界が生じる ように、バンドギャップが0.77eVで層厚0.15 μm のInGaAlAsからなる下部光吸収層42とバ ンドギャップが0.74eVの層厚0.15μmのIn GaAsからなる上部光吸収層44とをそれぞれエピタ キシャル結晶成長させた2層構造とし、下部光吸収層4 2がキャリア走行層18に接するようにしてキャリア走 行層18上に形成されている。実施例2の受光素子は、 μm のInPバッファ層14、層厚0.5μm のn-I 30 光吸収層20の構造を除いて、実施例1と同じ構成を備 えている。

【0014】実施例3

本実施例は請求項3に記載の本発明に係る半導体受光素 子の実施例であって、図3は実施例3の受光素子の層構 造の要部を模式的に示している。 本実施例の受光素子5 Oは、その光吸収層が、実施例1のi-InGaAsの バルク層に代えて、正孔に対して内蔵電界が生じるよう に、キャリア濃度が1×10¹⁵ c m⁻³で層厚が0.15 μ∎ のn-InGaAsからなる下部光吸収層52と、 キャリア濃度が5×10¹⁷ c m⁻³で層厚が0.15μm のn-InGaAsからなる上部光吸収層54とをそれ ぞれエピタキシャル結晶成長させた2層構造とし、下部 光吸収層52がキャリア走行層18に接するようにして

キャリア走行層18上に形成されている。 【0015】従来例

本発明に係る半導体受光素子との比較を行うために、実 施例1のキャリア走行層18を光吸収層20と同じi-InGaAs層として、層厚0.6μmの光吸収層20 としたことを除いて、構成が実施例1の受光素子10と れ、更に、メサ構造及び電極コンタクト層16の面の電 50 同じ受光素子、即ち従来の構成を有する受光素子を従来 5

例として作製した。

【0016】実施例1から3の受光素子及び従来例の受 光素子に対する波長1.55μπ の変調光信号に対する 3 d B低下帯域を測定したところ、それぞれ、35 GH z、45GHz、48GHz及び23GHzの帯域を得 た。以上の結果から、実施例1から3の受光素子は、従 来の受光素子に比べて、帯域が広く、高速大容量光通用 に適していることが判る。

【0017】以上、本発明の実施例の一つについて述べ てきたが、光吸収層とキャリア走行層の上下に光を閉じ 10 【符号の説明】 込めるクラッド層を形成した導波路型受光素子として本 発明を構成することもできる。また、光吸収層とキャリ ア走行層とはヘテロ界面となっているので、伝導帯には ヘテロ接合スパイクが形成され、それに伴うポテンシャ ルの井戸が素子特性に悪影響を及ぼすことが懸念され る。その場合には、バンドギャップを滑らかに繋ぐよう にグレーデッド領域を設ける等の改変を行うことができ ることは言うまでもない。

[0018]

【発明の効果】本発明によれば、少なくとも、光吸収層 20 28 シリコン窒化膜 とn側電極に電気的に接触する半導体電極接触層とを有 する半導体積層構造を備えた半導体受光素子において、 更に、受光する光のエネルギーより広いバンドギャップ を有し、キャリア濃度が光吸収層とほぼ同じ半導体層を キャリア走行層として光吸収層と半導体電極接触層との 間で光吸収層上に接して設けることにより、CR時定数 を小さく維持しつつキャリア走行時間を短縮し、広帯域

にわたり高速動作性に優れた半導体受光素子を実現して いる。

【図面の簡単な説明】


【図1】実施例1の受光素子の層構造を示す模式的断面 図である。

【図2】実施例2の受光素子の層構造の要部を示す模式 的断面図である。


【図3】実施例3の受光素子の層構造の要部を示す模式 的断面図である。

- 10 実施例1の受光素子
- 12 半絶縁性 In P基板
- 14 層厚0.5µmのInPバッファ層
- 16 層厚0.5μmのn-InP電極コンタクト層
- 18 層厚0.3μmのi-InPキャリア走行層
- 20 層厚0. 3μm のi In GaAs 光吸収層
- 22 層厚0. 2μ のn-InPキャップ層
- 24 p側電極
- 26 n 側電極
- - 30 円形受光面
 - 40 実施例2の受光素子
 - 42 下部光吸収層
- 44 上部光吸収層
- 50 実施例3の受光素子
- 52 下部光吸収層
- 54 上部光吸収層


【図2】



【図3】







- 10 実施例1の受先案子
- 12 半絶縁性 InP 基板
- 14 扇厚 0.5μm の InP パッファ槽
- 16 暦厚 0.5 μm の n-biP 電福コンタクト層
- 18 鷹厚 Q3μm の i~trP キャリア走行層
- 20 層際 0.3 μm の i InGaAs 光吸収度
- 22 扇耳 0.2μm の nーhP キャップ層
- 24 p 個電腦
- 26 n 側電機
- 28 シリコン至化膜
- 30 円形受光面